題-1_100_100.jpg)
基本信息
- 項(xiàng)目名稱：
- HDB3編譯碼器的FPGA實(shí)現(xiàn)
- 來(lái)源：
- 第十二屆“挑戰(zhàn)杯”省賽作品
- 小類(lèi)：
- 信息技術(shù)
- 大類(lèi)：
- 科技發(fā)明制作A類(lèi)
- 簡(jiǎn)介：
- 本設(shè)計(jì)主要實(shí)現(xiàn)的功能是在發(fā)送端對(duì)基帶信號(hào)進(jìn)行HDB3編碼，在接收端對(duì)已進(jìn)行HDB3編碼的信號(hào)進(jìn)行HDB3譯碼，還原出原來(lái)的基帶信號(hào)。其中主要涉及到的技術(shù)包括使用VHDL語(yǔ)言進(jìn)行時(shí)序邏輯設(shè)計(jì)，串并與并串轉(zhuǎn)化，以及模塊化的設(shè)計(jì)等。
- 詳細(xì)介紹：
- 再改
作品專(zhuān)業(yè)信息
設(shè)計(jì)、發(fā)明的目的和基本思路、創(chuàng)新點(diǎn)、技術(shù)關(guān)鍵和主要技術(shù)指標(biāo)
- 傳統(tǒng)的HDB3編譯碼一般是通過(guò)專(zhuān)用集成芯片或中小規(guī)模的數(shù)字集成電路構(gòu)成的。這種電路往往存在電路設(shè)計(jì)復(fù)雜,體積大,抗干擾能力差以及設(shè)計(jì)困難、設(shè)計(jì)周期長(zhǎng)等缺點(diǎn)因此HDB3編譯碼電路的模塊化、集成化已成為發(fā)展趨勢(shì).它不僅可以使系統(tǒng)體積減小、重量減輕且功耗降低,同時(shí)可使系統(tǒng)的可靠性大大提高。采用可編程邏輯器件和硬件描述語(yǔ)言,同時(shí)利用其供應(yīng)商提供的開(kāi)發(fā)工具可大大縮短數(shù)字系統(tǒng)的設(shè)計(jì)時(shí)間,節(jié)約新產(chǎn)品的開(kāi)發(fā)成本,另外,還具有設(shè)計(jì)靈活,集成度高,可靠性好,抗干能力強(qiáng)等特點(diǎn)。在實(shí)際應(yīng)用中在同一片F(xiàn)PGA中還設(shè)計(jì)了光電編碼器計(jì)數(shù)單元、輸入脈沖計(jì)數(shù)器、I/O接口、保護(hù)電路、譯碼器等全部外圍數(shù)字邏輯電路，它可以與DSP、A/D芯片和接口電路構(gòu)成非常簡(jiǎn)潔系統(tǒng)。采用FGPA構(gòu)成HDB3編譯碼器的方案，具有低成本、高靈活性、高集成度、高可靠性等優(yōu)點(diǎn)。
科學(xué)性、先進(jìn)性
- 所設(shè)計(jì)的HDB3編解碼模塊簡(jiǎn)單實(shí)用，利用FPGA實(shí)現(xiàn)HDB3編解碼功能具有很強(qiáng)的靈活性，可以集成到不同的通信系統(tǒng)中，提高系統(tǒng)設(shè)計(jì)的速度。這里所涉及的仿真均為帶有時(shí)序信息的仿真，仿真時(shí)鐘頻率設(shè)為100 MHz，即hdb3碼率為50MHz時(shí)，該設(shè)計(jì)依然運(yùn)行穩(wěn)健，而該頻率遠(yuǎn)遠(yuǎn)大于HDB3碼應(yīng)用的最高頻率32MHz。
獲獎(jiǎng)情況及鑒定結(jié)果
- 山西大學(xué)第十五屆“創(chuàng)新挑戰(zhàn)杯”學(xué)生課外學(xué)術(shù)科技作品競(jìng)賽一等獎(jiǎng)
作品所處階段
- 實(shí)驗(yàn)室階段
技術(shù)轉(zhuǎn)讓方式
- 原創(chuàng)
作品可展示的形式
- 模型
使用說(shuō)明,技術(shù)特點(diǎn)和優(yōu)勢(shì),適應(yīng)范圍,推廣前景的技術(shù)性說(shuō)明,市場(chǎng)分析,經(jīng)濟(jì)效益預(yù)測(cè)
- HDB3碼是數(shù)字基帶通信系統(tǒng)中重要組成部分之一，因其具有無(wú)直流成份，檢錯(cuò)能力強(qiáng)，具有時(shí)鐘恢復(fù)性能等優(yōu)點(diǎn)，成為ITU推薦使用的基帶傳輸碼型之一。利用FPGA實(shí)現(xiàn)HDB3編解碼功能具有很強(qiáng)的靈活性，可以同其它數(shù)字電路一起配置在FPGA中，集成到不同的通信系統(tǒng)中，提高系統(tǒng)設(shè)計(jì)的速度。
同類(lèi)課題研究水平概述
- HDB3碼(High Density Bipolar Code of 3 order，三階高密度雙極性碼)是串行數(shù)據(jù)傳輸?shù)囊环N重要編碼方式，也是數(shù)字通信系統(tǒng)中重要組成部分之一。和最常用的NRZ碼(Non—Return Zero，非歸零碼)相比，HDB3碼具有很多優(yōu)點(diǎn)，例如：消除了NRZ碼的直流成分，具有時(shí)鐘恢復(fù)和更好的抗干擾性能，這使它更適合于長(zhǎng)距離信道傳輸。同時(shí)，HDB3碼具有較強(qiáng)的檢錯(cuò)能力，當(dāng)數(shù)據(jù)序列用HDB3碼傳輸時(shí)，若傳輸過(guò)程中出現(xiàn)單個(gè)誤碼，其極性交替變化規(guī)律將受到破壞，因而在接收端根據(jù)HDB3碼這一獨(dú)特規(guī)律特性，可檢出錯(cuò)誤并糾正錯(cuò)誤，同時(shí)HDB3碼方便提取位定時(shí)信息。因而HDB3碼作為數(shù)據(jù)傳輸?shù)囊环N碼型，應(yīng)用廣泛，成為ITU推薦使用的碼型之一。HDB3碼編譯碼器的實(shí)現(xiàn)有多種途徑，常用的解決方案是應(yīng)用專(zhuān)用的HDB3收發(fā)芯片，如選用專(zhuān)用E1收發(fā)芯片DS2153Q和單片機(jī)實(shí)現(xiàn)該碼制的轉(zhuǎn)換功能。本設(shè)計(jì)提供了一種利用現(xiàn)代EDA技術(shù)，以Cyclone系列FPGA芯片為硬件平臺(tái)，以Quartus II為軟件平臺(tái)，以VHDL，為開(kāi)發(fā)工具，適合于FPGA實(shí)現(xiàn)的HDB3編碼器的設(shè)計(jì)方案。
